สำนักราชบัณฑิตยสภา

พั ฒนาการของวงจรสายพานกระแสที่ ใช้ดิ ฟแอมป์เป็นฐาน The Journal of the Royal Institute of Thailand Vol. 37 No. 1 Jan.-Mar. 2012 182 CCII รูปที่ ๓ (ก) เป็นวงจรแบบคลาสเอ ( class A ) ที่ใช้การถ่ายโอนกระแสโดยใช้วงจรตามซอร์ส ( source follower ) ( M 5) ท� ำให้มีข้อจ� ำกัด คือ วงจรไม่สามารถท� ำงานในช่วงกว้างจากค่าแรงดันถึงแรงดัน ( rail - to - rail ) ได้ Elwan และ Soliman จึงได้พัฒนาวงจรเป็นแบบคลาสเอ และ แบบคลาสเอบี ( Class AB ) [๓๗] โดยตามรูปวงจรที่ ๔ (จ) ในส่วนวงจรตามแรงดัน ใช้วงจรดิฟแอมป์แบบใช้ NMOS ( M 1 และ M 2) และ แบบใช้ PMOS ( M 10 และ M 11) ต่อขนานคร่อมกัน ท� ำให้วงจรสามารถใช้กับแหล่งจ่ายแรงดันบวก ขนาด ๑.๕ โวลต์อย่างเดียวได้ ในวงจรนี้ M 5 เป็นทรานซิสเตอร์แบบพีมอส ( PMOS ) และต่อเป็นแบบ คอมมอนซอร์ส เพื่อให้มีการป้อนกลับเข้าที่พอร์ต X ด้วยค่าขยายวงที่สูง เป็นผลให้แรงดัน V GS 1 = V GS 2 และเป็นผลให้ V X = V Y เท่ากัน และในขณะเดียวกันผลการป้อนกลับท� ำให้ความต้านทานจุดสัญญาณเข้า ที่พอร์ต X มีค่าน้อยด้วย พีมอส M 6 ต่อเป็นแบบคอมมอนซอร์สเช่นกัน เพื่อสะท้อนกระแส i X ไปยังพอร์ต Z เนื่องจาก M 5 และ M 6 เข้าชุดกัน จึงท� ำให้ i Z = i X นอกจากวงจรสายพายกระแสที่กล่าวถึงแล้ว ยัง มีการต่อยอดน� ำเสนอวิธีการแก้ออฟเซตโดย Awad และ Soliman แต่วงจรมีความซับซ้อนจึงไม่ได้น� ำมา กล่าวถึงในที่นี้ [๓๘] Hassanein และคณะ น� ำเสนอหลักการปรับปรุงวงจรรูป ๓ (ก) โดยให้มีการป้อนกลับในทั้ง ๒ ด้านของดิฟแอมป์ ด้านหนึ่งป้อนกลับเพื่อท� ำให้ rX มีค่าต�่ ำ ในอีกด้านของดิฟแอมป์ป้อนกลับเพื่อรักษา ให้ กระแสไหลผ่านทรานซิสเตอร์ของดิฟแอมป์ด้านนั้นมีค่าประมาณคงตัว วงจรได้แสดงไว้ในรูปที่ ๔ (ฉ) ผู้นิพนธ์ได้ศึกษาเปรียบเทียบสมบัติของวงจรใหม่กับวงจรรูป ๓ (ก) ไว้ด้วย [๓๙] Emami และคณะ น� ำเสนอ วิธีการป้อนกลับแบบใหม่เพื่อลดความต้านทานจุดสัญญาณเข้าที่พอร์ต X ขณะเดียวกันวงจรมีความถ่วง แบบความถี่กว้างด้วยไว้ในบทความ [๔๐] แต่มีวงจรซับซ้อนมากจึงไม่ได้น� ำวงจรมาแสดงไว้ ต่อมา Arcamoni และคณะ ได้แสดงการปรับปรุงภาคสัญญาณเข้าเพื่อให้เหมาะที่จะใช้กับ NEMS Resonator [๔๑] ๓.๒ วงจรสายพานกระแสที่ใช้ดิฟแอมป์เป็นวงจรพื้นฐานแบบอื่น รูปที่ ๕ (ก) เป็นวงจรสายพานกระแสที่พัฒนาโดย Liu และคณะ [๔๒] เห็นได้ว่าใช้วงจรตาม แรงดันด้วยดิฟแอมป์ ( M 1, M 2 และ M 7) โดยมีวงจรสะท้อนกระแส ( M 3 และ M 4) บังคับให้กระแสใน ทั้ง ๒ ด้านของดิฟแอมป์เท่ากันเหมือนหลักการของวงจรรูปที่ ๓ (ก) แต่ที่พอร์ต X เพื่อลดผลของออฟ เซตจึงได้ออกแบบให้ I D 4 = I D 5 โดยใช้ M 5 เป็นทรานซิสเตอร์แบบพีมอส ( PMOS ) และต่อเป็นแบบคอม มอนซอร์ส เป็นผลให้แรงดัน V GS 1 = V GS 2 และท� ำให้ V X = V Y เท่ากันมากขึ้น และการป้อนกลับเข้าที่ พอร์ต X ด้วยค่าอัตราขยายวงที่สูง ท� ำให้ r X มีค่าน้อยด้วย ทรานซิสเตอร์แบบพีมอส M 6 ต่อเป็นแบบ คอมมอนซอร์สเช่นกัน เพื่อส่งผ่านกระแส i X ไปยังพอร์ต Z เนื่องจาก M 5 และ M 6 เข้าชุด ( matched ) กัน จึงท� ำให้ i Z = i X อย่างไรก็ตาม วงจรนี้มีข้อด้อย คือ วงจรจะมีค่าออฟเซตต�่ ำเฉพาะกรณี i X น้อย ถ้า หาก i X มีค่ามาก I D 4 ≠ I D 5 ออฟเซตจะมีค่าสูงตามมาด้วย

RkJQdWJsaXNoZXIy NTk0NjM=